Loading...
机构名称:
¥ 2.0

摘要:本文介绍了一种采用 130 nm SiGe BiCMOS 技术设计的小面积单片像素探测器 ASIC,用于升级 CERN 的 FASER 实验的预流探测器。该原型的目的是研究快速前端电子器件在像素敏感区域内的集成,并确定能够最好地满足实验规格的配置。为了应对与像素内前置放大器和鉴别器集成相关的若干挑战,自感噪声、不稳定性和串扰被最小化。还将描述用于特性描述和设计选择的方法。这里研究的两种变体将在 FASER 实验预流的预生产 ASIC 中实施,以进行进一步测试。

arXiv:2111.11184v1 [physics.ins-det] 2021 年 11 月 22 日

arXiv:2111.11184v1 [physics.ins-det] 2021 年 11 月 22 日PDF文件第1页

arXiv:2111.11184v1 [physics.ins-det] 2021 年 11 月 22 日PDF文件第2页

arXiv:2111.11184v1 [physics.ins-det] 2021 年 11 月 22 日PDF文件第3页

arXiv:2111.11184v1 [physics.ins-det] 2021 年 11 月 22 日PDF文件第4页

arXiv:2111.11184v1 [physics.ins-det] 2021 年 11 月 22 日PDF文件第5页

相关文件推荐

2021 年
¥12.0
2021 年
¥12.0
2022 年
¥17.0
2024 年
¥2.0
2022 年
¥4.0
2023 年
¥1.0
2022 年
¥16.0
2023 年
¥2.0
2023 年
¥27.0
2022 年
¥37.0
2022 年
¥16.0